# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02183332 A

(43) Date of publication of application: 17.07.90

(51) Int. CI

G06F 9/38 G06F 9/34

(21) Application number: 01001384

(22) Date of filing: 10.01.89

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

SATOU NAKATOSHI

#### (54) PROGRAMMED CONTROL SYSTEM


(57) Abstract:

PURPOSE: To improve a processing speed by reading an operand corresponding to the next address value to a temporary storage circuit simultaneously when an instruction is read from a storage device.

CONSTITUTION: An instruction word and the operand of the instruction in a processor 1 are stored in a storage device 2 so that the address value of the storage device 2 can be continued. When a state generation part 11 of a processing circuit 1 sends an instruction fetch signal, the instruction word corresponding to address information is read out of the storage device 2 and stored to an instruction latch 14 of the processor 1. Simultaneously, operand information corresponding to the next address are read out and stored in a register in the storage device 2. Next, when the state generation part 11 generates an operand fetch signal, operand information already stored to the register are read out and stored in a operand latch 16 of the processor 1. Thus, an operand fetch time can be simultaneously shortened together with an instruction decode time and the processing time can be improved.



COPYRIGHT: (C)1990, JPO& Japio



⑩ 日本 国 特 許 庁(JP)

① 特許出願公開

### 母 公 開 特 許 公 報 (A) 平2-183332

®Int.Cl.\*

識別配号

庁内整理番号

❷公開 平成2年(1990)7月17日

G 06 F 9/38

9/38 9/34 3 1 0 A 3 5 0 A 7361-5B 7361-5B

審査請求 未請求 請求項の数 2 (全7頁)

60発明の名称

プログラムド制御方式

**创特 顧 平I-1384** 

❷出 顧 平1(1989)1月10日

@ 希明者 佐藤

中俊

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 青木 朗 外4名

明 紅紅 1型

1. 発明の名称・
プログラムド斜御方式

#### 2. 特許請求の範囲

1. 操作を指定する命令及び必要なデータを指定するオペランドを記憶装置に格納し、核記憶装置から前記命令及びオペランドを読み出してプログラムを実行するプログラムと制御方式において、

前記命令及び彼命令のオペランドを前記記憶装 優に連続したアドレスで格納し、

1 つのアドレスで前記命令を前記記憶装置から 読み出す際に同時に次のアドレス値に対応するオ ペランドを一時的記憶回路(22。 ~22。)に読み 出し、

前記次のアドレス値が発生した際には前記一時 的記憶回路からオペランドを読み出す

ことを特徴とするプログラムド創御方式。

2. 請求項1に記載のプログラムド制御方式に 用いられる記憶装置であって、

マトリクス状に配列された複数のセル(Ceo・

.... Cas) Ł.

該セルの各 2 行に同時にアクセスできる複数の ワード線(Wo,....、Wo )と、

前記セルの各列に設けられた読み出し線対(Ron. Ros,...) と、

**核各院み出し線対の一方に接続されたレジスタ**(22。..... 22。) と、

を具備し、

前記ワード線の1つ及び前記読み出し線対の1 対の選択により選択された2つのセルの一方は該 選択された読み出し線の一方を介して前記レジス タに読み出され、他方のセルは該選択された読み 出し線の他方を介して外部へ読み出される

記憶裝置。

3. 発明の詳細な説明

〔概 要〕

プログラムド制御方式及び破方式に用いられる 記憶製度に関し、

本記憶装置の動作時間短縮、補助回路の追加以 外の手段によって、処理速度を向上させたプログ

(1)



ラムド制 方式を提供することを目的とし、

操作を指定する命令及び必要なデータを指定するオペランドを記憶整置に格納し、該記憶整置から前記命令及びオペランドを読み出してプログラムを実行するプログラムド勧御方式において、前記命令及び該命令のオペランドを前記記憶装置に連続したアドレスで格納し、

1つのアドレスで図記命令を前記記憶装置から 読み出す際に同時に次のアドレス値に対応するオペランドを一時的記憶国路に読み出し、前記次のアドレス値が発生した際には前記一時的記憶回路 からオペランドを読み出すように構成する。

#### 〔産業上の利用分野〕

本発明はプログラムド制御方式及び飲方式に用いられる記憶装置に関する。

#### [従来の技術]

プログラムド制御方式では、処理手順あるいは 制御手順、具体的には一遍の命令額及びオペラン

(3)

命令語、オペランドのフェッチには処理装置が 記憶装置へそれらの記憶者地としてアドレス情報 を出力して、記憶装置はそのアドレス情報に対応 したデータ (これが命令語やオペランドになる) を出力する。処理装置はこの記憶装置の出力を読 み取りパルスにより取り込む。

第1図においては処理時間が長いために、第6 図あるいは第7図に示す手法が知られている。すなわち、第6図においては、処理装置部と、記憶装置と処理装置との接続部を分離し、命令器のフェッチ後の命令のデコード時間内に、予め、オペランドのフェッチを開始しておく方法であり、

また、第7国においては、命令の実行が配信装 置との接続部を使用しない命令の時には、実行と 次の命令のフェッチを同時に行う方法である。

なお、第7図の方法では命令アコードの結果に よって次の命令フェッチをすべきか、当命令のた めに記憶装置との接続部を使用すべきかの判断団 路が必要になったり、分岐命令の時には分岐判定 のため処理内部の実行結果を待つ必要がでる、な ドが記憶装置に格納されている。このような手順の内容によっては必要とされる情報が異なる。手順を記憶する記憶装置を構成する場合、必要となる命令語及びオペランドのみを格納することによって無駄を き、ひいてはコストの低級を図る。

多くの 合、必要となる手順を含んだ第1の命 合語をフェッチし、次いでこれをデコードしる。 受あれば続けて次のオペランドをフェッチする。 いう方法を採用することが多い。このように、命 合語及びオペランドの量が変化するようなもの 可変語長方式という。このような可変語長方式という。 は記憶装置のコストを低下で含る反面、本来1回 で得ることができた手順を複数回に亘って記憶装 で得ることができた手順を複数回に亘って記憶装 なると言う欠点を生じる。

可変語長のプログラムド制制方式における基本 的処理シーケンスは、第5関に示すように、命令 語のフェッチをしてデコードし、必要な場合には その命令語に付随するオペランドのフェッチして 実行すると言う一連の動作をする。

(4)

どの複雑な追加回路を必要とする。

#### (発明が解決しようとする課題)

しかしながら、上述のいずれの方法でも命令の 実行には基本的に3つのステート(フェッチ、デコード、実行)が必要である。したがって、これ ら3つのステートは処理装置に於ける基本ステー トであり、命令処理時間の短縮が必要となるとき には各ステートの処理時間の短縮が必要となる。

この要求を満たすには、処理回路自身の時間の 短縮と共に、記憶装置の読み出し時間の短額が必 要になる。

したがって、本発明の目的は、記憶数配の動作 時間短縮、補助回路の追加以外の手段によって、 処理選定を向上させたプログラムド制御方式を提供することにある。

また、他の目的は、上記プログラムド制御方式 に用いられる記憶装置を提供することにある。



#### [課題を解決するための手段]

#### 〔作 用〕

上述の手段によれば、第1図に示すように、オペランドフェッチと命令デコードとを習時に行う方法を採用し、命令フェッチ時に配憶装置内の一時保持回路に取り込まれたオペランドを読み出す時間は直接配値セルの内容を読み出す時間より少なくて茶む。したがって、 令令デコード時間とオ

(7)

のレジスタに格納される。この結果、次に、状態 発生部11がオペランドフェッチ信号を発生する と、プログラムカウンタ13は少選されるが、こ の場合には、オペランドフェッチ信号は記憶装置 2の増子CONTにも直接伝達され、したがって、記 憶装置2の本体ではなく、レジスタに既に格納されているオペランド情報が読み出されて処理装置 1のオペランドラッチ16に格納される。

このため、記憶装置 2 内においては、処理装置における命令語とその命令のオペランドは記憶装置 2 のアドレス値が連続するように記憶装置 2 に配置しておく。このようにすると、第 3 図に示すように、処理回路 1 の命令デコード時間と共に行われるオペランドフェッチ動作は先の命令フェッチ時に記憶装置 2 内のオペランドフェッチの時間短縮が可能となる。

第4図は第2図の記憶装置2の詳細なブロック 回路図である。第4図においては、アドレスデコーダ21はプログラムカウンタ21のアドレスを デコードしてワード線Wa~W。の1つをアクテ ベランドフェッチ時間を同時に短縮することがで 含る。

#### (実施例)

第2図は本発明に係るプログラムド制御方式の 一実施例を示す回路図である。第2図において、 処理装置1が記憶装置2に格納された各種の操作 を指定する命令及び必要なデータを指定するオペ ランドを読み出す。このため、処理装置1は、状 懲発生部11、オア国路12、プログラムカウン タ13、命令ラッチ14、デコーダ15、オペラ ンドラッチ【6等を備えている。すなわち、状態 発生部 [ ] が命令フェッチ信号をオア回路 [ 2を 介してプログラムカウンタ13に送出すると、プ ログラムカウンタ13はアドレス情報を記憶装置 2に送出する。この結果、記憶装置2からは当該 アドレス情報に対応する命令語が読み出されて紙 型装置1の命令ラッチ14に格納される。さらに 同時に、当該アドレス情報の次のアドレスに対応 するオペラント情報が読み出されて記憶装置 2 内

(8)

ィブにする。各メモリセルCoo・Can..., Cna には、2つの読み出し線Rei, Rez; Rii, Ris; ...;R<sub>n</sub>, · R<sub>n</sub>, と各続み出しラインへの出力を可 能とする2つのワードライン入力を有する。隣接 するセルの第1のワード線入力と第2ワード線入 力に接続されるワード額信号は同じものが使用さ れる。各第2の読み出しラインRoz・Rzz,...・ Raaには一時記憶用のレジスタ22。, 22,,... 22、が接続されている。各第1の続み出しライン 22。の出力はデータ出力切り換えのためのセレタ タ23。. 23.....23。に接続される。これらのセ レクタは処理装置しからのオペランドフェッチ 身であるCONT信号により第1の統み出しタインの 信号もしくはレジスタの出力信号をデータ出力と する切り換えるものである。

第4回の回路動作を説明する。

処理装置1のプログラムカウンタ13は記憶装置2のアドレスデコーダ21にアドレス情報を伝達する。なお、初めての読み出しの場合には、



COST信号を \*O とする。

処理装置1が引き続く記憶アドレスを読み出すときは、CONT信号を"1"にして、アドレスを更新して記憶装置2を読み出す。記憶装置2は新しい、アドレス情報に従って前記と同じように第1の読み出し線Ren・Rin、、Ren、第2の読み

#### (発明の効果)

以上説明したように本発明によれば、命令フェッチ時に記憶装置内の一時的記憶回路(レジスタ)にオペランド情報を取り込んでおき、次に、このオペランド情報を読み出す時間は直接記憶セルの内容を読み出す時間より少ないので、もともと知くできる命令デコード時間と共にオペランドフェッチ時間を同時に短縮でき、したがって、処理速度を向上できる。

(11)

4. 図面の簡単な説明

第1図は本発明の作用を説明する図、

第2回は本発明に係るプログラムド制御方式の 一窓施例を示すプロック回路図、

第3図は第2図の回路動作を示すタイミング図、

第4図は第2図の配徳装置の詳細な回路図、

第5図、第6図、第7図は従来のプログラムド 制御手法を示す図である。

1 … 処理装置、 2 … 記憶装置、

C..... C. ... \* E. ...

W...., W. …ヮード穂、


Ras · Ras · · · · · · · · · · · · 第1の読み出し載、


Rea · Ria..., Raa…第2の彼み出し線、

22., 22.....22. …レジスタ、


23. , 23.....23. …セレクタ。

(12)







本男明の実施例 第 2 図



第 3 図





基本的処理シーケンス

第 5 図

処理被置 内部動作 記憶被置 との動作	「命令 (オペランド有り)			命令 (オペランド報し)		
		命令	美行		<b>命令</b>   デコード	臭行
	命令 フェッチ	オペランド		命令 フェッチ	(オペランド フェッチ)	

オペランド・フェッチを免行手配する従来方法 第 6 図

	命令#1	あり。メモリア	命令ま2 (オペランドなし,メモリ		
処理装置 內部助作		命令弁1	臭行	命令#2 デコード	类行
記憶装置 との動作	命令 # 1 フェッチ	オペランド フェッチ	命令#2 フェッチ	(オペランド フェッチ)	
	見掛けの	ቀተ# 1	見掛けの		

★の命令フェッチを先行手配する従来方法 第 7 図